工作職責(zé):
1. 參與GPU架構(gòu)理解，制定模塊級、子系統(tǒng)級或系統(tǒng)級的驗證策略與驗證計劃；提取驗證Feature List，設(shè)計覆蓋全面的測試場景（Testplan/Testcase）；
2. 基于UVM/SystemVerilog/C++等搭建、維護(hù)和優(yōu)化相關(guān)驗證平臺；開發(fā)可重用的驗證組件（如agent、sequence、scoreboard等）和參考模型（Reference Model）；
3. 支持前仿、后仿及低功耗驗證；
4. 編寫定向測試和隨機(jī)約束測試用例，執(zhí)行回歸測試；定義并實現(xiàn)功能覆蓋率，進(jìn)行覆蓋率收斂分析，確保驗證完備性；
5. 與設(shè)計、軟件、架構(gòu)團(tuán)隊緊密合作，參與芯片bring-up與系統(tǒng)級調(diào)試；
6. 參與驗證流程、方法學(xué)的持續(xù)改進(jìn)與腳本自動化建設(shè)，提升驗證效率。

任職資格:
1. 本科及以上電子工程、微電子、計算機(jī)科學(xué)或相關(guān)專業(yè)；具有2年及以上驗證工作經(jīng)驗；
2. 熟悉Verilog/VHDL/SystemVerilog/C++等語言，熟悉UVM驗證方法學(xué)，了解數(shù)字電路設(shè)計原理；掌握python/Makefile/Shell等腳本語言；
3.良好的英文讀寫能力，能閱讀技術(shù)文檔。

具有以下一項或多項經(jīng)歷和經(jīng)驗的為加分項:
1. 熟悉GPU架構(gòu)（如SIMT、Shader Core、Memory Hierarchy）或CPU架構(gòu)；
2. 有OpenCL/HIP/CUDA或圖形/計算管線相關(guān)背景；
3. 有指令集，計算核等驗證經(jīng)驗；
4. 有完整參與GPU/CPU/SoC項目驗證周期的經(jīng)驗，熟悉從計劃到sign-off的全流程；
5. 具有總線(AXI、CHI等)相關(guān)驗證經(jīng)驗；
6. 具備PCIe、DDR、Cache、Interconnect等高速接口或復(fù)雜IP驗證經(jīng)驗；