崗位職責(zé)：
1、負(fù)責(zé)RISC-V處理器微架構(gòu)設(shè)計(jì)/優(yōu)化，完成模塊級(jí)RTL實(shí)現(xiàn)與驗(yàn)證；
2、主導(dǎo)FPGA原型驗(yàn)證及ASIC邏輯綜合，解決時(shí)序/功耗/面積等關(guān)鍵問(wèn)題；
3、基于開(kāi)源工具鏈（Chisel/Spike等）構(gòu)建開(kāi)發(fā)環(huán)境，支持軟件協(xié)同驗(yàn)證；
4、編寫技術(shù)文檔（Micro-Arch Spec/CDC Report等），參與芯片量產(chǎn)問(wèn)題分析。

任職資格：
1、碩士及以上學(xué)歷，計(jì)算機(jī)、通信、微電子等相關(guān)專業(yè)；
2、3年以上數(shù)字前端設(shè)計(jì)經(jīng)驗(yàn)，至少參與過(guò)1個(gè)量產(chǎn)級(jí)芯片項(xiàng)目?（需說(shuō)明負(fù)責(zé)模塊）；
3、精通RISC-V架構(gòu)特性（RV32IMC指令集/Machine模式/中斷處理機(jī)制等）；
4、熟練掌握SystemVerilog設(shè)計(jì)，具備UVM驗(yàn)證環(huán)境搭建能力；
5、有完整ASIC開(kāi)發(fā)流程經(jīng)驗(yàn)（從RTL到GDSII），掌握DC/Formality/SpyGlass等工具；
6、熟悉AMBA總線協(xié)議及常用外設(shè)接口（SPI/I2C/UART）設(shè)計(jì)。

工作時(shí)間9:00-18:00，雙休